Diberdayakan oleh Blogger.

Minggu, 31 Desember 2017

Tag:

Makalah Sistem Digital



MAKALAH



JAM DIGITAL


Disusun oleh:
RIZDY SURYANDA N          168320700019
Dosen Pengampu:
Akhmad Ahfas, ST

PENDIDIKAN TEKNOLOGI INFORMASI DAN KOMUNIKASI
FAKULTAS KEGURUAN DAN ILMU PENDIDIKAN
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2017




DAFTAR ISI
Cover...........................................................................................................................................i
Daftar Isi....................................................................................................................................ii
Kata Pengantar..........................................................................................................................iii
BAB I Pendahuluan....................................................................................................................1
1.1 Latar Belakang.........................................................................................................1
1.2 Spesifikasi teknis......................................................................................................2
BAB II ISI..................................................................................................................................3
            2.1 Gambar Rangkaian...................................................................................................4
            2.2 Diagram Blok dan Prinsip Kerja Rangkaian............................................................5
BAB III Penutup.......................................................................................................................11
            3.1 Kesimpulan............................................................................................................11
           

                                                                                                     









KATA PENGANTAR

Puji syukur kami panjatkan kepada Allah SWT karena atas rahmat dan hidayahnya kami dapat menyelesaikan Praktikum Sistem Digital dan laporannya. Kami menyadari sepenuhnya bahwa terselesainya laporan ini berkat dukungan dan bantuan dari beberapa pihak, untuk itu kami mengucapkan terima kasih kepada bapak Akhmad Ahfas, ST, selaku Dosen Praktikum Rangkaian Digital dan Semua pihak yang telah membantu, mendukung serta kerjasamanya dalam penyusunan laporan ini. Besar harapan kami, bahwa laporan ini dapat bermanfaat khususnya bagi kami, bagi pembaca serta bagi kehidupan sehari-hari, Saran dan kritik kami harapkan dari pembaca karena sangat berguna dan membangun dalam kemajuan ilmu pengetahuan kami dan orang lain.

Sidoarjo Januari 2017


Penyusun







BAB  I
PENDAHULUAN

1.1    Latar Belakang
Tidak dapat dipungkiri lagi dalam kehidupan kita ini sangat dipengaruhi oleh waktu. Dan dalam perkembangan peradaban manusia selalu diikuti dengan perkembangan penunjuk waktu. Banyak referensi yang digunakan manusia sebagai penunjuk waktu, dan mungkin yang tertua adalah matahari.
Jam digital pada dasarnya adalah sebuah pencacah naik yang bekerja secara asinkron. Jam digital yang dirancang adalah sebuah jam dengan penunjukan dengan ketelitian bilangan dari jam, menit sampai detik, dengan sistem 24 jam. Adapun perencanaan perancangan adalah sebagai berikut :


 





Diagram Blok sistem jam digital


Sumber detak merupakan sebuah pembangkit pulsa yang menghasilkan detak 1 getaran per detik (1 Hz). Pencacah I digunakan untuk penunjukan bilangan detik dengan penunjukan maksimum 59 dan ketika hendak berubah ke 60, pencacah akan kembali menjadi 00 dan memicu pencacah II untuk memulai cacahannya. Pencacah II digunakan untuk penunjukan bilangan menit dengan prinsip kerja yang sama dengan pencacah I. Sedangkan pencacah III digunakan untuk penunjukan bilangan jam dengan penunjukan maksimum 23 dan ketika hendak berubah ke 24, pencacah akan direset dan kembali menjadi 00.
Dari perencanaan di atas dapat dilihat bahwa jam digital ini adalah sebuah rangkaian digital sederhana dengan memanfaatkan prinsip kerja dari pencacah naik yang bekerja secara asinkron, dimana pencacah yang paling ujung ( yang digunakan untuk penunjukan bilangan satuan dari “detik” ) masukan clocknya berasal dari sumber detak sedangkan pencacah-pencacah selanjutnya dipicu oleh pencacah sebelumnya.


1.2         Spesifikasi Teknis

        Komponen yang digunakan dalam rangkaian jam digital ini adalah :
ˉ   Sumber detak
Sumber detak yang digunakan adalah sebuah pembangkit pulsa yang menghasilkan detak 1 getaran per detik (1 Hz) untuk memperoleh hitungan detik.

ˉ   Catu daya
Semua yang membutuhkan masukan “high” pada IC dihubungkan dengan positif catu daya dan sebaliknya semua yang membutuhkan masukan “low” dan input NC dihubungkan pada negative catu daya dan bukannya diambangkan untuk menghindari hasil yang tidak dapat diprediksikan.

ˉ   IC 7490
IC ini adalah sebuah decade counter yang mencacah empat bit dari 0000 (desimal 0) sampai 1001 (desimal 9).  Rangkaian dalamnya terdiri dari empat buah flip-flop berderet dan gerbang-gerbang khusus yang digunakan untuk mereset flip-flop. Gambar rangkaian dalam, tabel kebenaran, tabel fungsi reset / count dan spesifikasi  lain dari IC 7490 dapat dilihat pada lampiran datasheet.


ˉ   IC 7476
IC ini terdiri dari dua rangkap rangkaian JK flip-flop majikan budak dengan dua keluaran. Rangkaian dalam, tabel kebenaran, dan spesifikasi lain dari IC 7476 dapat dilihat pada lampiran datasheet.

ˉ   IC 4511
IC ini adalah sebuah decoder BCD ke seven segment. Rangkaian dalam, tabel kebenaran, dan spesifikasi lain dari IC 4511 dapat dilihat pada lampiran datasheet.

ˉ   Gerbang AND
Pada simulasi EWB digunakan gerbang AND biasa untuk menyederhanakan rangkaian simulasi, namun pada prakteknya dapat digunakan IC 7408 yaitu empat rangkap gerbang AND dengan dua input.

ˉ   Indikator
Indikator yang digunakan adalah enam buah seven segment, yang digunakan untuk menampilkan angka-angka cacahan dalam bentuk bilangan desimal.
















BAB II
ISI

2.1    Gambar Rangkaian































2.2  Diagram Blok dan Prinsip Kerja Rangkaian

Diagram blok sederhana dan prinsip kerja jam digital ini adalah sebagai berikut :


 



Diagram Blok sistem jam digital
Sumber detak merupakan suatu pembangkit pulsa yang menghasilkan detak 1 getaran per detik ( 1 Hz ). Pencacah I dan pencacah II akan mencacah dari 00 (0000 0000) hingga 59 (0101 1001) yang kemudian akan digunakan pada penunjuk detik dan menit. Sedangkan pencacah III merupakan pencacah dari 00 (0000 0000) hingga 23 (0010 0011) yang digunakan pada penunjuk jam.
Dari hasil sistem perencanaan di atas dapat dilihat bahwa pada dasarnya pencacah I dan pencacah II merupakan jenis pencacah yang sama, pada pengaplikasiannya digunakan pencacah 10 (decade counter) yaitu IC 7490, sehingga bilangan dipecah menjadi dua yaitu penunjukan satuan dan puluhan. Dapat digambarkan sebagai berikut :






Diagram blok sistem cacahan menit dan detik pada jam digital


Pada pencacah bilangan satuannya diinginkan mencacah sampai decimal 9 (1001) artinya IC reset pada cacahan ke 10 (1010). Untuk melakukan reset ini dapat diperhatikan rangkaian dalam dari IC 7490 berikut :
Dari gambar di atas dapat kita lihat bahwa fungsi reset dilakukan oleh masukan input Ro(1) dan Ro(2) yang merupakan masukan dari sebuah gerbang NAND yang terhubung pada reset flip-flop pada IC yang aktif low, artinya diinginkan kedua masukan Ro(1) dan Ro(2) dalam keadaan high supaya dihasilkan keluaran low untuk meresetnya.






Dibawah ini akan diperlihatkan tabel kebenaran dari IC 7490 yaitu :

Tabel Kebenaran
COUNT
OUTPUT
QD
QC
QB
QA
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1

Pada pencacah satuan, untuk memperoleh reset pada cacahan 1010, masukan Ro(1) dan Ro(2) diambil dari keluaran QB dan QD IC 7490. Sedangkan untuk pencacah puluhan yang diinginkan reset pada cacahan 6 (0110), masukan Ro(1) dan Ro(2) diambil dari keluaran QB dan QC IC pencacahnya.
Pada pencacah III yang digunakan untuk menunjukkan jam, digunakan IC 7490 untuk bilangan satuan dengan modus 10 dan IC 7476 untuk bilangan puluhan dengan modus 3. Cacahan pada penunjukan jam adalah dari 00 (0000 – 0000) sampai 23 (0010 0011).
Pada pencacah bilangan satuannya akan mengalami dua keadaan reset. Reset pertama dilakukan saat cacahan beralih dari keadaan 9 (1001) ke 10 (1010). Reset kedua saat cacahan beralih dari 3 (0011) ke 4 (0100) saat cacahan pada pencacah puluhan sudah mencapai 2 (0010). Reset kedua ini adalah reset yang terjadi bersamaan antara pencacah untuk bilangan satuan dan bilangan puluhan.
Untuk reset pertama, digunakan fungsi reset IC 7490 dengan menarik masukan untuk Ro(1) dan Ro(2) dari keluaran QB dan QD –nya.
Pada pencacah bilangan puluhannya digunakan IC 7476. IC ini adalah flip-flop JK rangkap dua. Digunakan 7476 dan bukannya 7490 karena cacahan maksimal yang diinginkan adalah 2 (0010) yaitu 2 bit saja sehingga dapat menggunakan pencacah yang dibangun dari dua buah flip-flop JK biasa.
Seperti dikatakan sebelumnya, reset untuk pencacah puluhan adalah reset yang dilakukan bersamaan dengan reset kedua pencacah satuannya. Oleh karena itu digunakan gerbang AND untuk melakukan fungsi reset bersamaan jika cacahan telah sampai 23. Dimana masukan gerbang AND ditarik dari keluaran QC pencacah bilangan satuan (agar reset pada cacahan 4 (0010) dan keluaran Q2 dari IC 7476.
Sistem pencacahan bilangan jam dapat digambarkan  sebagai berikut:



 








Diagram blok sistem cacahan bilangan jam pada jam digital

Untuk lebih jelasnya dapat dilihat pada rangkaian dalam IC 7476 berikut yang merupakan penggabungan dari keluaran IC 7490 dan menjadi masukan bagi sebuah gerbang AND yang digunakan sebagai reset.
 












Rangkaian dalam IC 7476 dan sebuah gerbang AND
Sistem pendukung yang akan mereset kedua pencacah adalah sebuah gerbang AND yang diberi input dari pencacah satuan dan pencacah puluhan.

        Untuk menampilkan data biner menjadi bilangan desimal pada tampilan seven segment jam digital digunakan IC 4511. IC ini adalah sebuah decoder yang mengkodekan BCD ke seven segment dengan tabel kebenaran sebagai berikut :

Koordinasi pengkodean sudah built-in dalam IC 4511 ini, sehingga cukup menghubungkan keluaran dari IC pencacah ke masukan IC 4511 dan keluaran dari 4511 dihubungkan dengan kaki-kaki seven segment.
Total jumlah IC decoder dan seven segment adalah 12 buah, mulai dari penampil detik, menit dan jam.








BAB III
PENUTUP

3.1 Kesimpulan
Rangkaian detik pada jam digital merupakan rangkaian pembagi 60.
Rangkaian menit pada jam digital merupakan rangkaian pembagi 3600.
Rangkaian jam pada jam digital merupakan rangkaian pembagi 86400

INFO UMSIDA HIMAPETIK

0 komentar:

Posting Komentar

 

Ads